

Arhitectura calculatoarelor 2. Laborator 4,5.

Sistemul de întreruperi al microprocesorului Z80

1. Obiectivul lucrării

Lucrarea are ca obiectiv studiul teoretic al semnalelor de întrerupere și al modurilor de tratare a întreruperilor. De asemenea se fac experimentări privind întreruperea mascabilă folosind un sistem de dezvoltare cu Z80.

2. Problematika lucrării

Microprocesorul Z80 acceptă două semnale de cerere de întrerupere: NMI - *întrerupere nemascabilă* (la pinul 17 - NMI/ = Non Maskable Interrupt) și INT - *întrerupere mascabilă* (la pinul 16 - INT/). Spre deosebire de cererea de întrerupere nemascabilă, care se acceptă întotdeauna de către procesor, acceptarea cererii de întrerupere mascabilă poate fi validată sau invalidată prin program. Validarea întreruperilor se face cu instrucțiunea EI (Enable Interrupt), iar mascarea acestora cu instrucțiunea DI (Disable Interrupt). Cererea NMI este prioritară față de INT.

Prezența unei cereri de întrerupere este testată de Z80 pe frontul pozitiv al tactului din ultima stare a fiecărei instrucțiuni (cu excepția instrucțiunilor EI și DI).

2.1 Întreruperea nemascabilă

NMI nu poate fi invalidată prin program. La apariția ei, microprocesorul declanșează un ciclu mașină special, asemănător ciclului M1. Diferența constă în aceea că Z80 ignoră codul plasat de memorie pe magistrală și execută o instrucțiune de restart (de apel de rutină) la adresa absolută 66H.

În principiu se execută următoarele cicluri mașină:

- ciclu M1 cu ignorarea codului.
- două cicluri de scriere în stivă a număratorului de program (PC), cu scopul de a se putea face, la încheierea rutinei de tratare a întreruperii, revenirea în programul întrerupt.

La adresa 66H rămâne în sarcina programatorului de a plasa subrutina de tratare a întreruperii sau, cel puțin, un salt către aceasta. La sfârșitul subrutinei, Z80, execută în general o instrucțiune RETN, care aduce în PC adresa de revenire salvată în stivă.

2.2 Întreruperea mascabilă

Dacă întreruperea se acceptă, Z80 va declanșa un ciclu M1 special, de achitare a întreruperii (figura 1.) care presupune activarea semnalelor M1/ și IORQ/. Astfel se indică, în mod unic, dispozitivului care a generat întreruperea, să plaseze pe magistrala de date un *vector de întrerupere* de 8 biți, care va fi folosit de microprocesor pentru determinarea adresei subrutinei de tratare a întreruperii.

Întreruperile mascabile sînt tratate de Z80 în unul din modurile 0, 1 sau 2.




Figura 1.

2.2.1 Modul 0

Z80 se găsește în modul 0 de tratare a întreruperii după RESET sau după execuția instrucțiunii IM0.

În modul 0, dispozitivul care cere întreruperea va genera, în ciclul de achitare a întreruperii, codul instrucțiunii următoare. Aceasta poate fi o instrucțiune *restart* (RST0 ... RST38H) sau CALL (codul CDH). În al doilea caz, Z80 așteaptă încă doi octeți reprezentând adresa de salt la subrutina de tratare. Așadar, următoarele două cicluri mașină sînt de citire și este în responsabilitatea hardului extern plasarea corectă a adresei, sub forma a doi octeți succesivi pe magistrala de date.

Modul 0 este implementat la Z80 pentru compatibilitate cu procesorul Intel 8080, dar este rar folosit.

2.2.2 Modul 1

Z80 este programat în modul 1 de tratare a întreruperii prin execuția instrucțiunii IM1.

În acest caz microprocesorul ignoră codul plasat pe magistrala de date în ciclul de achitare a întreruperii și execută un salt la adresa absolută 38H (echivalent cu o instrucțiune RST38H). Modul 1 este utilizat în sisteme simple, în care nu se folosesc circuite integrate din familia Z80. Are avantajul că dispozitivul care cere întreruperea nu trebuie să plaseze un răspuns anume în ciclul de achitare a întreruperii, ca la modul 0. Ca dezavantaj, există o singură rutină de tratare a întreruperii disponibilă, cea de la adresa 38h.

2.2.3 Modul 2

Z80 este programat în modul 2 de tratare a întreruperii prin execuția instrucțiunii IM2 (figura 2).

La acceptarea unei întreruperi, Z80 formează un *pointer de 16 biți*, cu ajutorul căruia obține din *tabela vectorilor de întrerupere* adresa subrutinei de tratare corespunzătoare dispozitivului care

întrerupe. Cei mai semnificativi 8 biți ai pointerului sînt dați de conținutul registrului I, care trebuie încărcat în prealabil cu valoarea dorită (la inițializare I = 0). Cei mai puțin semnificativi 8 biți (de fapt bitul 0 este zero și sînt necesari doar 7 biți) sînt generați de portul care întrerupe, în ciclul de achitare a întreruperii.




Figura 2.

Tratarea cererilor de întrerupere în modul 2 este specifică acelor sisteme care folosesc porturi programabile din familia Z80. Aceste circuite vor fi descrise în lucrările următoare. Modul 2 este cel mai puternic și permite o tratare flexibilă a cererilor de întrerupere. Modalitatea de indirectare a adresei rutinei de tratare a întreruperii printr-o tabelă de vectori este generalizată la microprocesoarele actuale. În schimb, circuitele care cer întreruperea trebuie să fie proiectate special pentru a răspunde cerințelor acestui mod.

Desfășurarea pe cicluri mașină a răspunsului microprocesorului Z80 la întreruperi este dată în tabelul următor:

Operația	Ciclul 1	Ciclul 2	Ciclul 3	Ciclul 4	Ciclul 5	Observații
Întrerupere Nemascabilă	ECO(5)	SSH(3)	SSL(3)			
Întrerupere Mascabilă - mod 0	INTA(6)	COL(3)	COH(4)	SSH(3)	SSL(3)	Instructie CALL
Întrerupere Mascabilă - mod 0	INTA(6)	SSH(3)	SSL(3)			Instructie RST
Întrerupere Mascabilă - mod 1	INTA(7)	SSH(3)	SSL(3)			
Întrerupere Mascabilă - mod 2	INTA(7)	SSH(3)	SSL(3)	CML(3)	CMH(3)	

unde :

- ECO Extragerea codului operatiei
- SSH Scriere în stivă - octet mai semnificativ
- SSL Scriere în stivă - octet mai puțin semnificativ
- INTA Ciclu de achitare a întreruperii
- COL Citire operand - octet mai puțin semnificativ
- COH Citire operand - octet mai semnificativ
- CML Citire din memorie - octet mai puțin semnificativ

CMH Citire din memorie - octet mai semnificativ
(n) Numarul de stări T necesare execuției ciclului mașină

3. Desfășurarea lucrării

Pentru experimentarea modului 2 se generează cereri de întrerupere prin programarea adecvată a circuitului numărător/temporizator Z80-CTC.

Se va scrie un program principal și o subrutina de tratare a întreruperii, plasate corespunzător în memorie.

Programul principal realizează următoarele operații :

- Instiitue modul 2 de tratare a întreruperilor.
- Încarcă în registrul I octetul mai semnificativ al vectorului de întrerupere.
- Programează canalul 2 al circuitului Z80-CTC în mod temporizator, pentru a genera întreruperi la un interval de timp mic (pentru o bună vizualizare a semnalelor). Octetul mai puțin semnificativ al vectorului de întrerupere generat de circuit în ciclul de achitare a întreruperii va fi 4.

Secvența de instrucțiuni este următoarea :

```
LD  A,87H
OUT (C2H),A
LD  A,01H
OUT (C2H),A
LD  A,0
OUT (C0H),A
```

Funcționarea circuitului Z80-CTC va fi descrisă în lucrarea următoare. Pentru moment ne mulțumim să introducem în program secvența de mai sus, acceptînd-o ca atare.

- Scrie în tabela vectorilor de întrerupere adresa subrutinei de tratare.
- Valideaza sistemul de întreruperi al microprocesorului.
- Acțiunile de mai sus realizează programarea de inițializare a sistemului de întreruperi al procesorului și a dispozitivului care va cere întreruperi. În continuare procesorul va intra într-o buclă infinită cît mai scurtă în care se așteaptă întreruperile.

Subrutina de tratare a întreruperii, care trebuie plasată corespunzător în memorie, va executa doar instrucția RETI.

Vor exista, așadar, trei elemente de program:

- Secvența de programare de inițializare urmată de bucla infinită.
- Rutina de tratare a întreruperii.
- Tabela de vectori.

Pentru fiecare dintre aceste elemente trebuie alocate adrese în memoria RAM a sistemului. În continuare se scriu programele, se assemblează și se încarcă în memorie.

Se lansează în execuție programul principal, se vizualizează cu analizorul logic semnalele implicate și se identifică ciclurile mașină.